# SEMICONDUCTOR DEVICE

Patent Number:

JP61059862

Publication date:

1986-03-27

Inventor(s):

SAKURAI JUNJI; others: 02

Applicant(s):

**FUJITSU LTD** 

Requested Patent:

☐ JP61059862

Application Number: JP19840181972 19840831

Priority Number(s):

IPC Classification:

H01L25/04

EC Classification:

Equivalents:

JP1795206C, JP5003142B

# **Abstract**

PURPOSE:To improve the integration by laminating a plurality of chips formed with wirings having peripheral end at the outer periphery, contacting the side walls of the chips with the inner surface of a package when containing the laminated chips in the package, and forming wirings contacted with the wirings of the chips in the package.

CONSTITUTION: Wirings 4 made of metal layer are formed by connecting electrodes and wirings 2 on chips 1 to extend to the side walls 3 of the chips 1. Then, the chips 1 and insulating plates 5 are alternately laminated and bonded. A package 9 which has wirings 7 of a buried metal layer having an exposure 6 at the position corresponding to the wirings 4 and a cavity 8 is formed. The package 9 is heated to expand the length of one side of the cavity 8, the laminate is inserted into the cavity 8, the wirings 4 are contacted with the exposure 6 of the wirings 7, and the package 9 is gradually cooled. Thus, a semiconductor device of chip-on-chip structure which can sufficiently perform its functions with high integration can be manufactured.

Data supplied from the esp@cenet database - I2

### ⑩公開特許公報(A) 昭61-59862

Mint Cl.

識別記号

庁内整理番号

磁公開 昭和61年(1986) 3月27日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

### 半邁体装置 ₿発明の名称

②特 昭59-181972

砂出 願 昭59(1984)8月31日

何発 老 桜 # 潤 治 川崎市中原区上小田中1015番地 富士通株式会社内

73発 眀 # 向

良

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地 富士通株式会社内

明 79発

夫

印出 富士通株式会社 顋

川崎市中原区上小田中1015番地

30代 理 弁理士 松岡 宏四郎

# 2. 特許請求の範囲

(1) チップの外周近傍に周端を有する第1の配 線が設けられた半導体装置チップが複数個積層さ れ、該半導体装置チップの積層体はパッケージの 中に収容され、前記半導体装置チップのそれぞれ の側壁は前記パッケージの内面の対応する領域と 密着しており、前記パッケージには前記第1の配 線と按触するように第2の配線が設けられてなる ことを特徴とする半導体装置。

(2) 前記半導体装置チップ相互間には絶殺物層 が介在してなることを特徴とする特許請求の範囲 第1項記載の半導体装置。

(3) 前記第1の配線と前記第2の配線とのいづ れかは、前記チップと前記パッケージとの接合面 より突出して凸状をなし、他方は凹状をなすこと を特益とする特許請求の範囲第1項または第2項 起設の半導体装置。

(4) 前記第1の配線と第2の配線とは前記チッ プの個盤の1部分上まで延在してなることを特徴 とする特許請求の範囲第1項または第2項記載の 半湖体装置。

3. 発明の詳細な説明

(産業上の利用分野)

太発明は半導体装置の集積度を向上し製造歩留 りを向上する改良に関する。特に、複数の半導体 **装置チップを積層してなす、いわゆる、チップオ** ンチップ型構成を可能とする改良に関する。 (従来の技術)

半講体装置において、集積度を向上し、さら に、製造歩留りを向上するために、複数の半導体 盗盗チップを積層して単一の半導体装置を構成す るチップオンチップ型ICと呼ばれる半部体装置 がある。これは、半導体装置チップを設置するこ とにより単位平面積当りの第子数を増大して銀版 度を向上するとともに、単一の半導体整置を複数 のチップに分割して上記が一の半球体装置当りの。 不良品発生確率を減少し製造歩留りを向上するも

のである。

(発明が解決しようとする問題点)

複数の半導体装置チャブを使用して単一の半導体装置を構成する場合、各チャブ相互間及び上記単一の半導体装置全体としての外部引き出し端子を設けることが必要である。から複様を実現するために従来使用されている手段は、チャブ上にポンディングパッドを設け、これに接続されるポンディングワイヤを使用してなすことである。

たい、相互に後層される複数のチャッパパッドを設けるととするチップを設けるととするチップを設けるととがって彼少するとに、したがって彼少するとはがからに、サーンがは、ボンディンがでは、ボンガッグが、ボンディンがでは、ボンガッグが、ボンディンが、ボンガッでは、サーンの面接は大幅に増大することとなり、独

大し信領性を向上するために有効である。また、上記いづれの構成においても、第1の配線と第2の配線のいづれかが、第2図に示すように、チャガとの接合面すなわちチップの関係がおけるのでは、カーでは、カーでは、カーでは、カーでは、カーでは、カーでは、カーのでは、

# (作用)

チップオンチップ型ICを実現する上での妨げ となる主たる要素は、その接続にポンディングワイヤを利用しようとする点にあるから、本発明においては、接続にポンディングワイヤを使用することを止め、厚さ10μm 程度の金属層の先端部を接続させて接続を実現したものである。そしての厚さ10μm 程度の金属層を正確に接触させるために、半導体装置チップをその外周が密着する 度の向上はあまり期待しえない。

以上説明せるとおり、複数の半導体装置チップを積厚して単一の半導体装置を構成するチップオンチップ型ICにおいては、チップ相互間及びチップと外部との接続手段についてさらに改良すべき点がある。

# (問題点を解決するための手段)

パッケージに収容し、このパッケージ内に、その 先端が露出している他力の配線を埋め込こんでお き、半導体装置チップの積層体をパッケージ中に 正確に組み込み上記の金属層同志を互いに接触さ せて確実な接続を実現したものである。

# ( 実施例)

以下、図面を参照しつい、本発明の一実施例に 係る半導体装置についてさらに説明する。 第4図参照

半導体装置チップ製造工程の最終段階において、それまでの工程で形成されている電医・配線のうちの所望の電医・配線2に接続して、チップ 1,の 個壁 3 の 1 部上まで延在するように厚さ10 μ m 程度の金属層よりなる第 1 の配線 4 をチップ 1 上に形成する。この工程はリットオッ佐等を使用すれば容易に変行しうる。

# 京 5 図 4 图

上記のチップ!と絶縁板5とを交互に接層して 接着する。絶疑板5はセラミック材であっても プラスチック材であってもさしつかえない。 第6图参照。

第1图、第3图参照

セラミックパケージの場合は、パケージ9を200度C程度に加熱して空間8の1辺の長さを10~15μm 膨脹させておき、上記の半導体装置積層体を真空チャック等を使用して持ち上げ、上記

チバックし、他方は配線のみをエッチすることにだより容易に形成しうる。すなわち、まづ、チップ11上に突出した配線4を形成するには、チップ1上に第1の配線4を通常の手法により形成した。この第1の側面のみをエッチバックすればよい。 世界の先端がパッケージョ内に設けられた。 この先端がパッケージョ内に設けられた。 この先端ができるには、パッケージョ中に関め込み金属層として配線7を形成した後、に関め込み金属層として配線7を形成した後、金属層のみをわづかにエッチすればよい。

(発明の効果)

以上説明せるとおり、本発明によれば、複数の半球体装置チップが相互に積層され、この積層体の外間はパッケージ中に収容され、この積層体の外間はパッケージの内面に密着し、各チップの変面に固まりなる第1と第2の配線が設けられておりまりなが、ケージの配線が接触圧着されて接続を実現しているので、上段に行くにしたがって

の膨脹した空洞 8 中に抑入し、第 1 の配線 4 と第 2 の配線 7 の錯出 8 8 とを接触させ、パッケージ 9 を徐冷する。

プラスチックパッケージの場合は、数化はしないが十分に膨脹はする程度でプラスチックの投充して空間8の1辺の良さを20μ® 膨脹させておき、上記の半導体装置を活を真空チャック等を使用して持ち上げ、上記の 膨脹した空間8中に挿入し、第1の配線4と第2の配線7の輩出部6とを接触させ、パッケージ9を徐希する。

第2回参照


第1の配線2と第2の配線4との関係位置は、 その一方がチップ1の側面3とパッケージ9の接合面すなわちチップの側壁から突出して凸状を なしているか、または、その逆に凹状をなして おり、相互に接合しうるようにされていてもよ

この安合構造の第1と第2の配線は、チップと パッケージとのうちの一方を、配線を残してエッ


4. 図面の簡単な説明

第1 図は、木彫町の一実施例に係る半導体を登り の断面図である。第2 図、第3 図は、本彫明の要 目に係る第1 と第2 の配線の構造と接触状態を示す断面図である。第4 図、第5 図、第6 図は、木 免明の一実施例に係る半導体姿型の主要製造工程 完了後の断面図である。第7 図は従来技術に係る チップオンチップ型1 C の断面図である。 1・・・チップ、 2・・・ 電 毎 ・ 配 線 、
3・・・チップの側面、 4・・・第1の配線、
5・・・絶縁板、 6・・・露出部、 7・・・
第2の配線、 8・・・空間、 9・・・パッケージ、 10・・・ボンディングワイヤ。
(作理人 弁理士 松岡宏四郎







第 2 図




第 3 図




第 4 図



第 5 図



第 6 図



第 7 図

